評分:0, 年:0, 月:0, 週:0, 日:0, [+1 / -1] 最後更新:2025-12-13 01:02:50

Intel 288MB大快取劍指9950X3D2!下代Nove Lake-S包含四款bLLC型號
2025-11-28 10:02:48 出處:快科技 作者:黑白 編輯:黑白
AI摘要
內容由AI生成,僅供參考
11月28日消息,Intel擬在下一代Nova Lake-S桌面CPU中至少推出四款配備bLLC(Big Last-Level Cache)的型號,全部“不鎖頻”。雙Compute Tile版本為48核+4 LPE配288MB及40核+4 LPE配288MB;單Tile版本為24核+4 LPE與20核+4 LPE,均配144MB bLLC。主機板廠商需為LGA 1954介面設計更強供電,以滿足大快取高性能需求。
快科技11月28日消息,隨著AMD大快取的X3D處理器在遊戲性能上取得巨大成功,Intel顯然正準備在其下一代Nova Lake-S桌面CPU上採取策略進行反擊。
最新消息指出,Nova Lake-S系列中至少將有四款型號會配備bLLC(Big Last-Level Cache,大型末級快取)的組態。
Kopite7kimi指出,這些擁有超大快取的Nova Lake-S CPU都將是“不鎖頻”的設計,旨在提供最佳性能和超頻潛力,分別是:
2x 8+16 (48核 + 4 LPE核) + 288MB bLLC
2x 8+12 (40核 + 4 LPE核) + 288MB bLLC
8+16 (24核 + 4 LPE核) + 144MB bLLC
8+12 (20核 + 4 LPE核) + 144MB bLLC
其中雙Compute Tile型號包含兩個8P+16E核心Tile,提供48個核心,加上額外的4個低功耗(LPE)核心,總核心數達到52個。每個Compute Tile將配備144MB的bLLC快取,使得總快取容量高達288MB。
除了52核版本旗艦,雙Tile系列還將包括一個基於兩個8P+12E Tile的40核版本(總計44核),預計也將配備288MB的bLLC快取。
單Compute Tile型號則分別為8P+16E(總計28核)和8P+12E(總計24核)組態,均將配備144MB的bLLC快取,通常情況下,Intel可能會率先推出這些單Tile版本。
Kopite7kimi還表示,超大快取的引入將對主機板商構成挑戰,他們需要在下一代LGA 1954介面的主機板上設計出更先進的供電方案,以滿足這些高性能、高快取CPU的需求。
如此龐大的快取,顯然是Intel針對AMD的雙3D快取CCD設計的回擊,AMD預計將首次推出雙3D V-Cache型號,首款預計為銳龍9 9950X3D2。