[GIF]無題 無名 22/11/18(五)21:48:29 ID:LSqVMv6c No.955906
評分：-37, 年：-37, 月：-37, 週：-37, 日：-37, [+1 / -1] 最後更新：2023-05-02 02:34:24
無本文
無題 無名 22/11/19(六)00:46:07 ID:noDIpx3E No.955987
無題 無名 22/11/19(六)01:44:12 ID:oKbkm3hQ No.956004
說中國台灣
結果中國不能買喔
笑死
結果中國不能買喔
笑死
鴻海和台積電都是代工廠，共通點都是要接訂單才能獲利
台積電和鴻海無法被取代性優勢在哪?
台積電和鴻海無法被取代性優勢在哪?
無題 無名 22/11/19(六)02:43:06 ID:fM6bnLEw No.956018
講了那麼多屁話台積電也不是你中共狗國的
無題 無名 22/11/19(六)02:43:41 ID:fS8SiWpo No.956019
>>956006
價格
價格
到後面都直接叫台灣了
>>956030
主要是單純低人力沒有用 低人力成本的同時要有一定的技術性 而且願意在研發上下重本才行
近年三星等外廠研發成本砸得比台積電兇 主要就是因為技術已經落後的情況下 你再不砸錢去練功的話會連車尾燈都看不到
中國那邊主要也是卡死在投入研發的資金上 他們目前還沒想通這點 等他們想通了 花個幾年時間追上三星後 接下來就不會再是這些舊廠獨霸市場的情況了
但前提是他們要能想通...
主要是單純低人力沒有用 低人力成本的同時要有一定的技術性 而且願意在研發上下重本才行
近年三星等外廠研發成本砸得比台積電兇 主要就是因為技術已經落後的情況下 你再不砸錢去練功的話會連車尾燈都看不到
中國那邊主要也是卡死在投入研發的資金上 他們目前還沒想通這點 等他們想通了 花個幾年時間追上三星後 接下來就不會再是這些舊廠獨霸市場的情況了
但前提是他們要能想通...
>>No.956029
如果你講鴻海還可能，台積電的話不可能，
現在很多重要公開專利/非公開專利只有台積電有，
只要敢生產就可以告，別小看光是美國就有數百人律師的台積電
重點是中低產品還可能，高階就不可能，
看7奈米就知道，現在三星良率不高成本一直拉不下來，
沒有幾家廠家願意投片生產，晶片品質真的不夠好，常過熱，
而英特爾自己連第一個7奈米都要2023年才出，
而且還沒辦法量產太多，投片台積電生產，
然後你叫歐美3c廠，自己設廠生產，
光是一個7奈米廠就要上百億美金，流片試產一、二年，
又數十億美金不見了，加上自己生產產品量不夠大的話，
大多數廠商虧到整個資本都不夠，光做完就破產了，
這就是為什麼歐美都只挑高利潤的晶片、產品設計，
晶圓代工是超高投資成本、無數高階專利堆起來的，
薪水、水電成本並不是重要考量，
還有一個重點在於配合的數百家協力廠，
歐美都知道，所以都叫台積電去設廠，
結果你叫低收入國家印度、非洲，去生產晶片，
印度一年國家預算大概只有4500~5000千億美金，
每年花個上數百億美金都不一定幾年可以產生出來，
看看中國上千億美金研發，結果呢，
還是沒辦做出產量高階晶片，
只有中國五毛才會覺得這有設備有人材就夠了，
現在晶圓生產早過了單一國家、單一廠商可以製造的過程了
多個國家、數百家協力廠商、每年數百億美金研發、
每年無數專利、含協力廠十幾萬工程師、
長期穩定的技術員工、大量長期訂單=才能創造一個台積電
如果你講鴻海還可能，台積電的話不可能，
現在很多重要公開專利/非公開專利只有台積電有，
只要敢生產就可以告，別小看光是美國就有數百人律師的台積電
重點是中低產品還可能，高階就不可能，
看7奈米就知道，現在三星良率不高成本一直拉不下來，
沒有幾家廠家願意投片生產，晶片品質真的不夠好，常過熱，
而英特爾自己連第一個7奈米都要2023年才出，
而且還沒辦法量產太多，投片台積電生產，
然後你叫歐美3c廠，自己設廠生產，
光是一個7奈米廠就要上百億美金，流片試產一、二年，
又數十億美金不見了，加上自己生產產品量不夠大的話，
大多數廠商虧到整個資本都不夠，光做完就破產了，
這就是為什麼歐美都只挑高利潤的晶片、產品設計，
晶圓代工是超高投資成本、無數高階專利堆起來的，
薪水、水電成本並不是重要考量，
還有一個重點在於配合的數百家協力廠，
歐美都知道，所以都叫台積電去設廠，
結果你叫低收入國家印度、非洲，去生產晶片，
印度一年國家預算大概只有4500~5000千億美金，
每年花個上數百億美金都不一定幾年可以產生出來，
看看中國上千億美金研發，結果呢，
還是沒辦做出產量高階晶片，
只有中國五毛才會覺得這有設備有人材就夠了，
現在晶圓生產早過了單一國家、單一廠商可以製造的過程了
多個國家、數百家協力廠商、每年數百億美金研發、
每年無數專利、含協力廠十幾萬工程師、
長期穩定的技術員工、大量長期訂單=才能創造一個台積電
無題 無名 22/11/19(六)08:06:44 ID:3YWEElVQ No.956072
無題 無名 22/11/19(六)08:19:04 ID:ijYIVV4Y No.956073
無題 無名 22/11/19(六)08:37:32 ID:dJ/xKux. No.956077
>>956051
說完了嗎 說完了就趕快去代工 別以為你和三星一樣有機會擴展技術創新 代工都代出優越感了是吧WW
說完了嗎 說完了就趕快去代工 別以為你和三星一樣有機會擴展技術創新 代工都代出優越感了是吧WW
無題 無名 22/11/19(六)08:41:36 ID:QvW1KunM No.956078
無題 無名 22/11/19(六)08:58:25 ID:onngU/gk No.956081
無題 無名 22/11/19(六)10:14:25 ID:mhrvnUcE No.956112
台灣就是普魯士教育結合勞工輸出最成功的典範吧
一堆完成基礎教育的廉價勞動力，加上相對友善的投資環境，撇開中國的干擾因素，台灣的政治根本不能算是問題，太小兒科了，至少比起越南印度，台灣根本不用擔心族群對立什麼的引起暴動，這麼好的投資環境
一堆完成基礎教育的廉價勞動力，加上相對友善的投資環境，撇開中國的干擾因素，台灣的政治根本不能算是問題，太小兒科了，至少比起越南印度，台灣根本不用擔心族群對立什麼的引起暴動，這麼好的投資環境
無題 無名 22/11/19(六)10:59:16 ID:cb7vabsY No.956127
無題 無名 22/11/19(六)11:04:15 ID:1xkyGVTk No.956128
>>956105
那就兩國論啊
那就兩國論啊
無題 無名 22/11/19(六)11:34:59 ID:BRz3DDwk No.956145
笑死 硬是把老黃跟蘇媽說成「中國台灣人」
這兩人都是徹頭徹尾的美國人 只是剛好套著黃皮膚而已
人家骨子裡是白到發亮的高大上美國白人
這兩人都是徹頭徹尾的美國人 只是剛好套著黃皮膚而已
人家骨子裡是白到發亮的高大上美國白人
>>956006
>>台積電和鴻海無法被取代性優勢在哪?
如同可口可樂
他能拿到的原料其他廠商也都拿的到
但你就是做不出他家的味道
像是台積電能做出5nm的極紫外光機三星也有
但三星就是良率低還會過熱，效率還不如台積電的7nm
另外別說台積電甚麼價格優勢
他家的晶片是最貴的
2023年台積電還要再漲一波
但所有買家都ok還繼續下單
高通還砍掉三星50%的訂單轉下台積電
有少部分人會拿台積電來笑台灣只能拿這個說嘴
事實就是這座山大到intel跟三星都拿他沒辦法
更不用說中芯了，明年要怎麼活都不知道
>>台積電和鴻海無法被取代性優勢在哪?
如同可口可樂
他能拿到的原料其他廠商也都拿的到
但你就是做不出他家的味道
像是台積電能做出5nm的極紫外光機三星也有
但三星就是良率低還會過熱，效率還不如台積電的7nm
另外別說台積電甚麼價格優勢
他家的晶片是最貴的
2023年台積電還要再漲一波
但所有買家都ok還繼續下單
高通還砍掉三星50%的訂單轉下台積電
有少部分人會拿台積電來笑台灣只能拿這個說嘴
事實就是這座山大到intel跟三星都拿他沒辦法
更不用說中芯了，明年要怎麼活都不知道
無題 無名 22/11/19(六)12:13:05 ID:nvKBjSns No.956157
無題 無名 22/11/19(六)13:33:47 ID:HOkwkM.c No.956177
>>956162
後面又變成台灣了
後面又變成台灣了
無題 無名 22/11/19(六)13:34:04 ID:cYjSCsnA No.956178
>>956077
>>別以為你和三星一樣有機會擴展技術創新
三星自己都卡關多年
台積電是第一個製造出3奈米而且是量產
三星5奈米良率不佳發熱過度
台積電7奈米就屌打了
你們中國用DUV造出7奈米，台積電2017第一季就做過了
第二季就改用EUV造7奈米，原因就是DUV工序繁瑣良率不佳
你中國要繼續燒錢就燒吧
你們玩的都是台積電玩剩下的，不要的
>>別以為你和三星一樣有機會擴展技術創新
三星自己都卡關多年
台積電是第一個製造出3奈米而且是量產
三星5奈米良率不佳發熱過度
台積電7奈米就屌打了
你們中國用DUV造出7奈米，台積電2017第一季就做過了
第二季就改用EUV造7奈米，原因就是DUV工序繁瑣良率不佳
你中國要繼續燒錢就燒吧
你們玩的都是台積電玩剩下的，不要的
>>956185
那你不就智障，說得好像他們自己要用duv而不用euv做7奈米似的
那你不就智障，說得好像他們自己要用duv而不用euv做7奈米似的
>>956190
你知道Intel 10奈米的晶體密度比台積電的7奈米晶體密度還高嗎？
你知道Intel 10奈米的晶體密度比台積電的7奈米晶體密度還高嗎？
無題 無名 22/11/19(六)14:13:23 ID:QkEmu4Ns No.956201
無題 無名 22/11/19(六)14:18:58 ID:nbp.5rVU No.956205
https://www.youtube.com/watch?v=W82om-FDmW4
無題 無名 22/11/19(六)14:41:01 ID:QkEmu4Ns No.956213
>>956216
在台積電號稱7奈米的製程，其實是騙人的，宣稱7奈米的電晶體，線寬其實是40奈米，閘極寬是20奈米，只有最細的D-S通道是寬7奈米
隨便查一下都知道的東西,你怎麼會認為別人不知道?
話說,這年頭怎麼還有菜逼巴用奈米當標準,而不是用絕對單位的晶體密度來衡量阿?
10nm時代，Intel 做到了1.06億/mm² 的密度，是台積電和三星的兩倍。
7nm時代，Intel 預估可以做到1.8億/mm²，台積電9700萬/mm²、三星9500萬顆/mm²。
5nm時代，Intel預估可以做到3億/mm²，台積電1.73億/ mm²、三星1.27億/ mm²。
三家廠商對X奈米的晶體密度標準都不一樣
還在用X奈米當標準是給狗幹?
在台積電號稱7奈米的製程，其實是騙人的，宣稱7奈米的電晶體，線寬其實是40奈米，閘極寬是20奈米，只有最細的D-S通道是寬7奈米
隨便查一下都知道的東西,你怎麼會認為別人不知道?
話說,這年頭怎麼還有菜逼巴用奈米當標準,而不是用絕對單位的晶體密度來衡量阿?
10nm時代，Intel 做到了1.06億/mm² 的密度，是台積電和三星的兩倍。
7nm時代，Intel 預估可以做到1.8億/mm²，台積電9700萬/mm²、三星9500萬顆/mm²。
5nm時代，Intel預估可以做到3億/mm²，台積電1.73億/ mm²、三星1.27億/ mm²。
三家廠商對X奈米的晶體密度標準都不一樣
還在用X奈米當標準是給狗幹?
無題 無名 22/11/19(六)15:02:57 ID:55n.o9jc No.956228
>>956208
單純是amd架構輸人而已
以前能把intel壓在地上磨擦是因為用台積真的太強了製程一直下探沒停過
何況amd zen架構最大的價值在於伺服器這塊,膠水核愛黏多少黏多少,晶片面積小易生產成本低,intel的大核心別說效能,連成本要打平難度都很高
單純是amd架構輸人而已
以前能把intel壓在地上磨擦是因為用台積真的太強了製程一直下探沒停過
何況amd zen架構最大的價值在於伺服器這塊,膠水核愛黏多少黏多少,晶片面積小易生產成本低,intel的大核心別說效能,連成本要打平難度都很高
>>956224
笑死
你真的拿這個資料來用了
這段文章根本是外行人鬼扯
當他把BE的東西混著FE的東西的時候，畫過Layout 的都知道是騙外行人用的了
你還拿來當寶秀給大家看
笑爛
真的要笑死了
你隨便拿這篇文章去問真的畫過的人
絕大多數都會笑你是智障
>還在用X奈米當標準是給狗
笑爛
你自己貼的小常識
自己回去看看自己說了啥
笑死
你真的拿這個資料來用了
這段文章根本是外行人鬼扯
當他把BE的東西混著FE的東西的時候，畫過Layout 的都知道是騙外行人用的了
你還拿來當寶秀給大家看
笑爛
真的要笑死了
你隨便拿這篇文章去問真的畫過的人
絕大多數都會笑你是智障
>還在用X奈米當標準是給狗
笑爛
你自己貼的小常識
自己回去看看自己說了啥
>>956225
你有沒發現你轉貼的新聞都是Intel ""預估"" www?
台積年底量產3nm, 密度 310 MT
TSMC的 3nm 是第一個達到 300 MT 製程，領先 第 2,3 名一大段距離。
2025 2nm 密度約 400 MT
三星即將試產的 3nm，密度200 MT.
和 TSMC 5nm 的 185MT 接近，密度應該打不過 TSMC 的 4nm
且 三星的 良率跟 發熱，是有目共睹的低劣。
所以三星已經輸給了 TSMC.
三星 3nm 連 TSMC 4nm 都打不過，更不用談 TSMC 3nm
intel. 目前最好的 10nm，密度是 106MT.(106MT 是 Scotten 的計算，簡報常用數字是 100.8MT)
跟 TSMC 7nm 的 102 MT 相近。
完全輸給 TSMC 5nm 的 185MT,
更不用比 TSMC 4nm，3nm.
intel 計畫2022/2023/2024 分別量產 4nm/3nm/2nm
intel.的 schedule 完全是畫大餅，感覺應該是申請經費用，實際上是不太可能，
依照以前的記錄，都是嚴重 delay.
而且要一年一個世代，不太可能。
2022/2023. 的 4nm/3nm, 密度比 TSMC 3nm 低，
至於 2024/2nm，密度應該也沒比 TSMC 3nm好太多，
但問題是 schedule ，良率，產能，耗電 都是大問題，所以聽聽就好。
你有沒發現你轉貼的新聞都是Intel ""預估"" www?
台積年底量產3nm, 密度 310 MT
TSMC的 3nm 是第一個達到 300 MT 製程，領先 第 2,3 名一大段距離。
2025 2nm 密度約 400 MT
三星即將試產的 3nm，密度200 MT.
和 TSMC 5nm 的 185MT 接近，密度應該打不過 TSMC 的 4nm
且 三星的 良率跟 發熱，是有目共睹的低劣。
所以三星已經輸給了 TSMC.
三星 3nm 連 TSMC 4nm 都打不過，更不用談 TSMC 3nm
intel. 目前最好的 10nm，密度是 106MT.(106MT 是 Scotten 的計算，簡報常用數字是 100.8MT)
跟 TSMC 7nm 的 102 MT 相近。
完全輸給 TSMC 5nm 的 185MT,
更不用比 TSMC 4nm，3nm.
intel 計畫2022/2023/2024 分別量產 4nm/3nm/2nm
intel.的 schedule 完全是畫大餅，感覺應該是申請經費用，實際上是不太可能，
依照以前的記錄，都是嚴重 delay.
而且要一年一個世代，不太可能。
2022/2023. 的 4nm/3nm, 密度比 TSMC 3nm 低，
至於 2024/2nm，密度應該也沒比 TSMC 3nm好太多，
但問題是 schedule ，良率，產能，耗電 都是大問題，所以聽聽就好。
無題 無名 22/11/19(六)15:33:46 ID:QvW1KunM No.956241
無題 無名 22/11/19(六)15:38:55 ID:h//jchdY No.956242
>>956229
這年頭有菜逼巴連id都不會看了
>絕大多數都會笑你是智障
晶體密度擺在那邊
所有人都會笑你是智障
就像三星3nm的晶體密度比台積電的7nm 製程還差一樣
所以你什麼時候要給狗幹?
明明新製程做出來後,大家都會去檢視晶體密度有多少,這也是三星被笑翻的原因
結果不知道為什麼這串都不看晶體密度?
這年頭有菜逼巴連id都不會看了
>絕大多數都會笑你是智障
晶體密度擺在那邊
所有人都會笑你是智障
就像三星3nm的晶體密度比台積電的7nm 製程還差一樣
所以你什麼時候要給狗幹?
明明新製程做出來後,大家都會去檢視晶體密度有多少,這也是三星被笑翻的原因
結果不知道為什麼這串都不看晶體密度?
>>956239
該作者的 LinkIn:
https://www.linkedin.com/in/arne-verheyde-567054153/?originalSubdomain=be
Education：
KU Leuven logo
KU LeuvenKU Leuven
2016 - 2021
大學剛畢業的小朋友，誰想信誰就傻了。。。。。。
工作經驗：
Experience
Freelance Journalist
VentureBeat · FreelanceVentureBeat · Freelance Nov 2021 - Present · 8 mosNov 2021 - Present · 8 mos
Analyst
Seeking Alpha · FreelanceSeeking Alpha · Freelance Jan 2020 - Present · 2 yrs 6 mosJan 2020 - Present · 2 yrs 6 mos
Freelance Journalist
Tom's Hardware · FreelanceTom's Hardware · Freelance Mar 2019 - Mar 2020 · 1 yr 1 mo
嗯嗯嗯 連作者都不會看的幼稚園
所以你要解釋解釋，INTEL這麼厲害為什麼還要跟台積電訂3nm了嗎www?
該作者的 LinkIn:
https://www.linkedin.com/in/arne-verheyde-567054153/?originalSubdomain=be
Education：
KU Leuven logo
KU LeuvenKU Leuven
2016 - 2021
大學剛畢業的小朋友，誰想信誰就傻了。。。。。。
工作經驗：
Experience
Freelance Journalist
VentureBeat · FreelanceVentureBeat · Freelance Nov 2021 - Present · 8 mosNov 2021 - Present · 8 mos
Analyst
Seeking Alpha · FreelanceSeeking Alpha · Freelance Jan 2020 - Present · 2 yrs 6 mosJan 2020 - Present · 2 yrs 6 mos
Freelance Journalist
Tom's Hardware · FreelanceTom's Hardware · Freelance Mar 2019 - Mar 2020 · 1 yr 1 mo
嗯嗯嗯 連作者都不會看的幼稚園
所以你要解釋解釋，INTEL這麼厲害為什麼還要跟台積電訂3nm了嗎www?
看一個製程要看電晶體密度沒錯
但他還分成logic density / memory density / interconnect density...
天知道各家廠商是怎麼算的
但他還分成logic density / memory density / interconnect density...
天知道各家廠商是怎麼算的
>>956244
我還以為你是指出他哪裡有誤
結果翻了他的學經歷後,說我就是不信?
你是被狗幹到高潮,連思考能力都不會了嗎ww
>KU LeuvenKU
泰晤士高等教育排名第42位、QS世界大學排名第70位，世界大學學術排名第87位。
你讀什麼大學,可以說來聽聽嗎?
順便說一下,那張圖的作者不是這個人
幼稚園生
我還以為你是指出他哪裡有誤
結果翻了他的學經歷後,說我就是不信?
你是被狗幹到高潮,連思考能力都不會了嗎ww
>KU LeuvenKU
泰晤士高等教育排名第42位、QS世界大學排名第70位，世界大學學術排名第87位。
你讀什麼大學,可以說來聽聽嗎?
順便說一下,那張圖的作者不是這個人
幼稚園生
無題 無名 22/11/19(六)16:00:42 ID:QkEmu4Ns No.956250
>>956257
然後還要我幫你補充別人在說製程幾奈米的真實性還要硬扯晶體密度嗎？
然後還要我幫你補充別人在說製程幾奈米的真實性還要硬扯晶體密度嗎？
欸等等
現在先進製程的"XX奈米"本來就跟實際物理長寬無關
而是變得比較像計畫代號的名字
我以為這個是常識?
現在先進製程的"XX奈米"本來就跟實際物理長寬無關
而是變得比較像計畫代號的名字
我以為這個是常識?
無題 無名 22/11/19(六)16:21:08 ID:lzVOoWCg No.956262
>>956261
就有人不知道阿
我直接搬台積電的官方說法好了
>台積電全球行銷主管Godfrey Cheng
日前參加AMD舉行的研討會時，就被問及7奈米製程與電晶體密度 (Transistor Density)之間的關係，Godfrey Cheng回應，從350奈米製程以來
>製程數字已經不能代表真正代表物理尺度，7奈米也是業界對於此節點的標準術語。
就有人不知道阿
我直接搬台積電的官方說法好了
>台積電全球行銷主管Godfrey Cheng
日前參加AMD舉行的研討會時，就被問及7奈米製程與電晶體密度 (Transistor Density)之間的關係，Godfrey Cheng回應，從350奈米製程以來
>製程數字已經不能代表真正代表物理尺度，7奈米也是業界對於此節點的標準術語。
無題 無名 22/11/19(六)16:31:54 ID:QkEmu4Ns No.956266
看到這串，小弟我這個從電類轉機構的低端份子想分享一下
很多只待產線的人，認為自己能把產品做得好
是因為自己很厲害，常對外宣稱工程師根本是一群多餘的廢物
這些產線人員是包含到了半導體的設備工程師、CNC師傅之類
俗不知很多產品為了讓產線人員不要出差錯
其實都是負責的工程師，想辦法處理到位的
我還看過搞機構設計，看到自己的設計的產品，CNC一直出問題
被CNC師傅靠罵說沒SENSE，搞出很多問題
最後自己跳下來把CAM指令集給設定好才把東西做好
很多只待產線的人，認為自己能把產品做得好
是因為自己很厲害，常對外宣稱工程師根本是一群多餘的廢物
這些產線人員是包含到了半導體的設備工程師、CNC師傅之類
俗不知很多產品為了讓產線人員不要出差錯
其實都是負責的工程師，想辦法處理到位的
我還看過搞機構設計，看到自己的設計的產品，CNC一直出問題
被CNC師傅靠罵說沒SENSE，搞出很多問題
最後自己跳下來把CAM指令集給設定好才把東西做好
>>956264
痾 但是現在說的3,5,7,10...nm
他們的poly gate都不是3,5,7,10...nm啊
看一下這篇:
https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9063714&tag=1&fbclid=IwAR0dkFs4nbdOCIaTNPCrQN_9Ko_7J-oJHPgDc0kzhu0FBiLDp6A_zTr_Qts&tag=1
> Driven by competitive marketing in the most recent decade, this label has become decoupled from, and can be several times smaller than, the actual minimum gate length, while it also fails to convey other essential characteristics of the technology.
痾 但是現在說的3,5,7,10...nm
他們的poly gate都不是3,5,7,10...nm啊
看一下這篇:
https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9063714&tag=1&fbclid=IwAR0dkFs4nbdOCIaTNPCrQN_9Ko_7J-oJHPgDc0kzhu0FBiLDp6A_zTr_Qts&tag=1
> Driven by competitive marketing in the most recent decade, this label has become decoupled from, and can be several times smaller than, the actual minimum gate length, while it also fails to convey other essential characteristics of the technology.
看了樓上一堆戰文
我是否能理解為，奈米製程高低和晶體密度是成正比的?
我是否能理解為，奈米製程高低和晶體密度是成正比的?
>>956271
是可以這樣理解沒錯，對於"同一家公司"而言，奈米代號小的電晶體密度比較高，但不能跨公司比較，因為大家都有自己的算法。
上面其實在吵的東西有點亂，我看不太懂他們到底是想吵
1. 現在N奈米的N到底有沒有實際物理意義
2. 電晶體密度到底能不能當作衡量技術先進的標準
就我的理解:
1. 沒有，就是個計畫代號
2. 可以當作標準的一種，但是晶片製造還有很多其他眉角，客戶不會因為你的密度最高就每次都找你...良率交期產能跟上下游產業鏈等等地都要考慮。
是可以這樣理解沒錯，對於"同一家公司"而言，奈米代號小的電晶體密度比較高，但不能跨公司比較，因為大家都有自己的算法。
上面其實在吵的東西有點亂，我看不太懂他們到底是想吵
1. 現在N奈米的N到底有沒有實際物理意義
2. 電晶體密度到底能不能當作衡量技術先進的標準
就我的理解:
1. 沒有，就是個計畫代號
2. 可以當作標準的一種，但是晶片製造還有很多其他眉角，客戶不會因為你的密度最高就每次都找你...良率交期產能跟上下游產業鏈等等地都要考慮。
無題 無名 22/11/19(六)16:54:41 ID:vx5cgZNo No.956275
>>956274
看懂了，簡潔精闢...
看懂了，簡潔精闢...
>>956268
不確定他是以那種標準說的
我看了一下ref
https://newsroom.intel.com/editorials/lets-clear-up-node-naming-mess/#gs.j64n9k
結果好像也是在說應該以晶體密度來作為衡量標準
而不是policy pitch
One simple metric is gate pitch (gate width plus spacing between transistor gates) multiplied by minimum metal pitch (interconnect line width plus spacing between lines), but this doesn’t incorporate logic cell design, which affects the true transistor density
但從poly width來看明明就是傳統定義
然後偏偏拿文章做的參考又是一直強調晶體密度的intel
現在感覺是intel想說服別人去看他的製程很棒，所以特地嗆別人說你密度不夠，就算gate夠細也不算該等級的製程
不確定他是以那種標準說的
我看了一下ref
https://newsroom.intel.com/editorials/lets-clear-up-node-naming-mess/#gs.j64n9k
結果好像也是在說應該以晶體密度來作為衡量標準
而不是policy pitch
One simple metric is gate pitch (gate width plus spacing between transistor gates) multiplied by minimum metal pitch (interconnect line width plus spacing between lines), but this doesn’t incorporate logic cell design, which affects the true transistor density
但從poly width來看明明就是傳統定義
然後偏偏拿文章做的參考又是一直強調晶體密度的intel
現在感覺是intel想說服別人去看他的製程很棒，所以特地嗆別人說你密度不夠，就算gate夠細也不算該等級的製程
無題 無名 22/11/19(六)17:33:02 ID:cM/JkAa2 No.956285
有些人一直想帶風向說GG做的事很簡單，可取代性很高
然後吵一些沒關係的議題歪成這樣
我只知道一件事，GG是一間高毛利的公司(我其實沒有查資料)
而且還一直在蓋新產線
一個可替代性很高而且毛利高的公司(產業)早就被玩爛了
哪輪得到一個沒什麼技術的公司把持產業龍頭
然後吵一些沒關係的議題歪成這樣
我只知道一件事，GG是一間高毛利的公司(我其實沒有查資料)
而且還一直在蓋新產線
一個可替代性很高而且毛利高的公司(產業)早就被玩爛了
哪輪得到一個沒什麼技術的公司把持產業龍頭
>>956282
我看不太懂你想表達什麼...
他原文的意思是: 人們大可用各種奇怪的算法(它提供了兩種)，來算出一個來給出一個奈米節點的定義。但這些算法算出來的數字都有缺點，沒辦法真實反應人們最在意的晶體密度。所以為了讓場上的玩家們(TSMC, SAMSUNG, INTEL, GF, ...)能夠統一標準，建議大家統一使用絕對電晶體密度當標準。
回到原本的問題，到底N奈米的N有沒有物理意義? 硬要搬出一套算法來跟製成物理扯上關係鐵定沒問題，但這根本沒標準，你算了也沒人信。所以才說現在的N奈米頂多當個製程計畫代號，不會有人真正去把N跟物理上做連結，因為根本沒有意義...
我看不太懂你想表達什麼...
他原文的意思是: 人們大可用各種奇怪的算法(它提供了兩種)，來算出一個來給出一個奈米節點的定義。但這些算法算出來的數字都有缺點，沒辦法真實反應人們最在意的晶體密度。所以為了讓場上的玩家們(TSMC, SAMSUNG, INTEL, GF, ...)能夠統一標準，建議大家統一使用絕對電晶體密度當標準。
回到原本的問題，到底N奈米的N有沒有物理意義? 硬要搬出一套算法來跟製成物理扯上關係鐵定沒問題，但這根本沒標準，你算了也沒人信。所以才說現在的N奈米頂多當個製程計畫代號，不會有人真正去把N跟物理上做連結，因為根本沒有意義...
>>956288
因為上面文章說poly會大個幾倍
我就去看引用說了什麼
但看了一下也沒看到他說真的會大個幾倍
INTEL都說實際上會因為設計上的變動而變的不精準
因此才需要一個新標準
>到底N奈米的N有沒有物理意義?
有啊
我上面也有貼INTEL說傳統定義就是看閘極寬度啊
因為上面文章說poly會大個幾倍
我就去看引用說了什麼
但看了一下也沒看到他說真的會大個幾倍
INTEL都說實際上會因為設計上的變動而變的不精準
因此才需要一個新標準
>到底N奈米的N有沒有物理意義?
有啊
我上面也有貼INTEL說傳統定義就是看閘極寬度啊
無題 無名 22/11/19(六)18:13:59 ID:QkEmu4Ns No.956297
>>956294
我開始不懂你說的大家是指誰了
我是指實際去設計、繪製晶片的人喔
況且你來台積畫個三奈米的測試電路就知道是不是真的是三奈米的閘極是三奈米了
外包layout門檻低的很，隨便都能進
實際上就是會弄這麼細啊
不然你以為為了解決lod和poly漏電問題為什麼在先進製程這麼麻煩
我開始不懂你說的大家是指誰了
我是指實際去設計、繪製晶片的人喔
況且你來台積畫個三奈米的測試電路就知道是不是真的是三奈米的閘極是三奈米了
外包layout門檻低的很，隨便都能進
實際上就是會弄這麼細啊
不然你以為為了解決lod和poly漏電問題為什麼在先進製程這麼麻煩
>>956295
不太對吧，隨便舉個上面的例子: TSMC 7nm
照你的說法，它的poly gate最小可以畫到7奈米?
你確定DRC不會叫? 我看過是會叫的喔
還是你說的"能做出"是指光刻機做得出來，但是yield爛掉沒關係...? 那乾脆所有的製程都自稱3奈米好了XD
不太對吧，隨便舉個上面的例子: TSMC 7nm
照你的說法，它的poly gate最小可以畫到7奈米?
你確定DRC不會叫? 我看過是會叫的喔
還是你說的"能做出"是指光刻機做得出來，但是yield爛掉沒關係...? 那乾脆所有的製程都自稱3奈米好了XD
無題 無名 22/11/19(六)18:19:19 ID:QkEmu4Ns No.956299
無題 無名 22/11/19(六)18:25:07 ID:gOZAx40w No.956301
不管一般人怎麼說，對下訂單的廠商來看，
除了奈米、晶體密度，還看很多，如成本、良率、產量、品質、
配套工具、配套權授免費專利、配套工程師、產品服務，
看看蘋果為什麼不給三星做，看看AMD換台積電後，
用台積電代工可以省製程研發、很好的良率、很好的品質、
量產成本比自製更省、配套工具可節省晶片設計時間、
配套專利可以幫你晶片更強，24小時隨時工程師線上服務，
講的我都想用台積電了，
只有製造、生產成本根本拼不贏，因為這只是基礎，
台積電一堆，有形無形的產品跟服務，才是最重要的核心價值
除了奈米、晶體密度，還看很多，如成本、良率、產量、品質、
配套工具、配套權授免費專利、配套工程師、產品服務，
看看蘋果為什麼不給三星做，看看AMD換台積電後，
用台積電代工可以省製程研發、很好的良率、很好的品質、
量產成本比自製更省、配套工具可節省晶片設計時間、
配套專利可以幫你晶片更強，24小時隨時工程師線上服務，
講的我都想用台積電了，
只有製造、生產成本根本拼不贏，因為這只是基礎，
台積電一堆，有形無形的產品跟服務，才是最重要的核心價值
>>956300
OK 如果你說的這件事是真的
那麼就解釋了我們之間的資訊不對稱
即便有考慮微縮(0.9)
我能通過DRC的最小gate寬，仍然遠遠不及製程代號
如果這是因為DRC team預留空間那可以理解。
但我就會比較好奇你所謂的"限制亂搞"的意思
就我所知DRC會有限制都是為了良率
如果7nm製程，gate真的可以畫到7nm，代價是良率爆炸
那這樣還能賣嗎...
OK 如果你說的這件事是真的
那麼就解釋了我們之間的資訊不對稱
即便有考慮微縮(0.9)
我能通過DRC的最小gate寬，仍然遠遠不及製程代號
如果這是因為DRC team預留空間那可以理解。
但我就會比較好奇你所謂的"限制亂搞"的意思
就我所知DRC會有限制都是為了良率
如果7nm製程，gate真的可以畫到7nm，代價是良率爆炸
那這樣還能賣嗎...
無題 無名 22/11/19(六)18:32:34 ID:dyBLnhgs No.956305
>>956304
>但我就會比較好奇你所謂的"限制亂搞"的意思
當然也是為了良率
但合作過後我覺得是想省事
簡單來說大和小的poly gravient density 相差太大
光是放在一起就有可能會出事
接下來要怎麼作呢
生一套新的dummy insertion 和專門指定該poly pitch的辨識層
把兩者隔的超開
中間只有Dummy
光看上面說的簡單但實際上很麻煩
所以如果是DRC沒測過的寬度他們就直接ban掉
因為重寫一套還要再測試一次沒在計畫上的東西
所以先進製程的poly width 是指定寬度而不是像舊製程是指定範圍就是這麼一回事
不過仔細想想我說到這樣會被抓嗎？
我應該沒說什麼技術細節吧
>但我就會比較好奇你所謂的"限制亂搞"的意思
當然也是為了良率
但合作過後我覺得是想省事
簡單來說大和小的poly gravient density 相差太大
光是放在一起就有可能會出事
接下來要怎麼作呢
生一套新的dummy insertion 和專門指定該poly pitch的辨識層
把兩者隔的超開
中間只有Dummy
光看上面說的簡單但實際上很麻煩
所以如果是DRC沒測過的寬度他們就直接ban掉
因為重寫一套還要再測試一次沒在計畫上的東西
所以先進製程的poly width 是指定寬度而不是像舊製程是指定範圍就是這麼一回事
不過仔細想想我說到這樣會被抓嗎？
我應該沒說什麼技術細節吧
無題 無名 22/11/19(六)19:21:23 ID:tBTP9h6k No.956317
無題 無名 22/11/19(六)22:35:01 ID:v7G6kfPI No.956393
>>956307
授權啊
授權啊
>>956272
一般來說像台積電這類機密多的公司
並不會讓客戶插手太多 只會告訴客戶 他們的設計會在生產上有什麼狀況產生
反正對客戶來說 東西是正常的是重點 生產段有顧好就不會管太多
至於為何會發生同公司但良率 卻沒這麼好的問題 intel 不清楚 我沒辦法猜
但如果是像Apple賈伯斯及外型設計的Jon ivy還在的狀況
我可以說 那就像華人一樣
出問題時 會先論責任歸屬 沒結論就給你卡在那邊
看誰先承認錯誤 不然就是挖坑給人跳讓人承認錯誤 導致下次再遇到時大家就先來玩
責任問題等等 這類的惡性循環
一般來說像台積電這類機密多的公司
並不會讓客戶插手太多 只會告訴客戶 他們的設計會在生產上有什麼狀況產生
反正對客戶來說 東西是正常的是重點 生產段有顧好就不會管太多
至於為何會發生同公司但良率 卻沒這麼好的問題 intel 不清楚 我沒辦法猜
但如果是像Apple賈伯斯及外型設計的Jon ivy還在的狀況
我可以說 那就像華人一樣
出問題時 會先論責任歸屬 沒結論就給你卡在那邊
看誰先承認錯誤 不然就是挖坑給人跳讓人承認錯誤 導致下次再遇到時大家就先來玩
責任問題等等 這類的惡性循環
>>956399
>至於為何會發生同公司但良率 卻沒這麼好的問題
其實也沒那麼複雜
就是老愛做客製化的東西
客製化的確能增加效能和減少面積
但也有可能往反方向發展
舉例就是所謂的pcell，像台積有一整套幫你組好的基礎元件
你只要像玩樂高一樣堆一堆就能開始處理金屬接線
完全不需要去處理FE的東西
但設計上面積和需求有對不上時就會需要客製化
然後就有可能會出現drc會過但良率和效能下降的狀況，當然也有可能會比較好啦
>至於為何會發生同公司但良率 卻沒這麼好的問題
其實也沒那麼複雜
就是老愛做客製化的東西
客製化的確能增加效能和減少面積
但也有可能往反方向發展
舉例就是所謂的pcell，像台積有一整套幫你組好的基礎元件
你只要像玩樂高一樣堆一堆就能開始處理金屬接線
完全不需要去處理FE的東西
但設計上面積和需求有對不上時就會需要客製化
然後就有可能會出現drc會過但良率和效能下降的狀況，當然也有可能會比較好啦
>>956405
有點好奇 一件事
因為之前新聞有報導 intel 良率上不去 聽說是因為 製程一直沒在技術上做突破
所以導致進階到新製程 良率高不上去
如果照 台積這種方式 照理說 intel 在這方面應該更能顧到良率
畢竟這類的客製化 intel在跟系統廠做對應 已經很有經驗了
怎麼現在還敢跟股東承認 製程不如台積 除非想騙股東投資XD
有點好奇 一件事
因為之前新聞有報導 intel 良率上不去 聽說是因為 製程一直沒在技術上做突破
所以導致進階到新製程 良率高不上去
如果照 台積這種方式 照理說 intel 在這方面應該更能顧到良率
畢竟這類的客製化 intel在跟系統廠做對應 已經很有經驗了
怎麼現在還敢跟股東承認 製程不如台積 除非想騙股東投資XD
無題 無名 22/11/20(日)06:24:30 ID:eueZtUt2 No.956504
>>956208
所以你忘了intel卡了多少年的14nm++++++++++++++嗎?
所以你忘了intel卡了多少年的14nm++++++++++++++嗎?
無題 無名 22/11/20(日)11:47:03 ID:qj3Zp8dc No.956581
>>956482
幹 低能兒一個
幹 低能兒一個
無題 無名 22/11/20(日)12:05:22 ID:w0AxDIp6 No.956586
>>955906
這已經是過時資料了
這已經是過時資料了
無題 無名 22/11/20(日)12:19:06 ID:AWvZeoKc No.956591
>>956311
台積電也上島?
台積電也上島?
無題 無名 22/11/20(日)12:23:13 ID:Fau3/7fE No.956593
>>956495
>因為之前新聞有報導 intel 良率上不去 聽說是因為 製程一直沒在技術上做突破
所以導致進階到新製程 良率高不上去
遠因跟他們的營運模式有關
台積電因為是代工,所以先進製程過幾年變成熟製程也能繼續用
intel沒有代工,所以得一直追求先進製程
換下來的舊製程沒有拿來賺錢
久了穫利能力就變低,就沒什麼錢研發
現在他們好像學乖了,也開始幫人代工了
>因為之前新聞有報導 intel 良率上不去 聽說是因為 製程一直沒在技術上做突破
所以導致進階到新製程 良率高不上去
遠因跟他們的營運模式有關
台積電因為是代工,所以先進製程過幾年變成熟製程也能繼續用
intel沒有代工,所以得一直追求先進製程
換下來的舊製程沒有拿來賺錢
久了穫利能力就變低,就沒什麼錢研發
現在他們好像學乖了,也開始幫人代工了
無題 無名 22/11/20(日)12:27:52 ID:bMhnj3DM No.956595
無題 無名 22/11/20(日)18:04:59 ID:g2aUA2bE No.956693
>>956621
精障還在嘴硬
精障還在嘴硬
>>956697
忘了了說，股東可以拿到一些看似正當的好處，實際就不好說了....
忘了了說，股東可以拿到一些看似正當的好處，實際就不好說了....
無題 無名 22/11/20(日)23:05:56 ID:lkc7WIUg No.956813
>>956698
總會屋？
總會屋？
無題 無名 22/11/20(日)23:38:32 ID:7NbqFPBk No.956827